主としてファブレスメーカー様向けのご提供モデル。SoficsがあらかじめESDソリューションを開発済みのファウンドリプロセス（*1）を使って開発する製品について、ご指定いただいたESD性能を満足するワンタイムESDソリューションをご提供します。

4つの容易なステップ
- 課題の明確化（お客様） – PAQ ドキュメント
- ソリューションの提供（Sofics） – GDSII & ガイドライン
- ICへの組み込み（お客様）
- フルチップレベルでのESD性能レビュー（Sofics）

最短の課題解決方法
フルソリューションをおよそ3週間で提供可能

最小のESDリスク

*1：TSMC 180nm, 130nm, 90nm, 65nm, 40nm　（本タブページ末尾に参考リンク有り）, UMC 130nm, 65nm, Tower 350nm, 130nm　他

主としてファブレスメーカー様向けのご提供モデル。SoficsがあらかじめESDソリューションを開発済みのファウンドリプロセス（*1）向けの、フレキシブルなフルICソリューションツールキットをご提供します。これにより、同じプロセスを使う複数の製品設計において、最適なESDソリューション（面積、パッドピッチ、容量、周波数、リーケージ、ESD性能等）を得ることができます。
GDSII ゴールデンセル
- 全てのデザインウィンドウのためのソリューション

ESD デザインツール
- 適当なクランプとストラテジ選択ツール
- ESD性能とマージンの自動計算ツール

組み込みガイダンス
- 設計者とレイアウト技術者のためのリファレンスドキュメント

製品化を成功させるためのオンサイトトレーニングと技術サポート


*1：TSMC 180nm, 130nm, 90nm, 65nm, 40nm（本タブページ末尾に参考リンク有り）, UMC 130nm, 65nm, Tower 350nm, 130nm　他

主としてIDM様向けのご提供モデル。お客様ご指定のプロセステクノロジーについて、SoficsがESDソリューションを開発し、カスタムTDKの形でソリューションツールキットをご提供します。Soficsによる開発手法そのものを技術移転するため、他のプロセスにおけるESDソリューション開発をお客様ご自身で実行していただくことも可能になります。

標準開発プロセス（開発期間：8 - 10ヶ月）
- ステップ 1 ： テストチップ設計 （GDSII）
- ステップ 2 ： シリコンソリューション抽出（ゴールデンセル）
- ステップ 3 ： デザインツール及びフルICソリューション開発
- ステップ 4 ： ESDデザイン/レイアウトルール、ガイドライン、ストラテジ作成

提供されたESDソリューションを製品に適用される際には、使用量に応じたライセンスフィーが必要となります。

ライセンスモデルについては、お客様のビジネスに応じて、柔軟なご提案が可能です。